课程基本信息（Course Information）

课程代码

（Course Code）

CS208

*学时

（Credit Hours）

68

*学分

（Credits）

4

*课程名称

（Course Title）

（中文）数字逻辑设计

（英文）Digital logic design

*课程性质

（Course Type）

此课程是针对微电子学专业的本科基础必修课程，为后续专业课程打下坚实的基础。

授课对象

（Target Audience）

             微电子科学与工程专业（本科生）二年级学生

*授课语言

(Language of Instruction)

中文

*开课院系

（School）

电子信息与电气工程学院，微纳电子学系

先修课程

（Prerequisite）

无

授课教师

（Instructor）

王琴/蒋剑飞

课程网址

(Course Webpage)

*课程简介（Description）

此课程是针对微电子学专业的本科基础必修课程，为后续专业课程打下坚实的基础。主要教学内容包括数字电路的基本概念、基本工作原理，知识体系包括数制与码制、逻辑门、逻辑代数、逻辑化简、组合逻辑电路、锁存器、触发器及相关器件、时序逻辑电路、异步电路、计数器、存储器、Verilog硬件描述语言、数字电路仿真与综合等。

课程主要教学目标包括培养学生对数字电路的基本分析方法和基本设计方法的理解，掌握数字电路的特点和设计基础，具备使用数字逻辑分析和解决实际问题的能力；熟练使用Verilog语言进行数字逻辑的设计，根据电路要求进行编写Verilog代码并进行仿真；了解并使用综合工具，初步掌握数字集成电路的设计方法；采用英文教材，训练基本的专业英语阅读能力。

*课程简介（Description）

This course is a required course for students that pursuing bachelor’s degree. It can give a solid foundation for student that majored in microelectronics. This course mainly introduces the concept and theory of digital circuit. The main content includes digital number and code system, logic gates, Boolean algebra, logic simplification, combinational logic circuit, latch circuit, flip-flop circuit, logic devices, sequential logic circuit, asynchronous circuit, counters, storage devices, verliog HDL language, digital circuit simulation and synthesis.

The main teaching aim of this course is to help the students understand the fundamental analysis and design methodology of digital circuit. After the class, the students could understand the characteristic of digital circuits and have the ability to design them. They could also use the knowledge of the course to analyze and solve the problem in real world. This course also aims to let the student do digital design and simulation by using Verilog HDL language. They could understand the idea of logic synthesis and have the ability to design a simple digital integrated circuit. The textbook in this class is in English. This is to help the student improve English reading ability.

课程教学大纲（course syllabus）

*学习目标(Learning Outcomes)

1．掌握数字电路的基本概念、基本工作原理。

2．掌握Verilog硬件描述语言。

3．熟练使用Verilog描述语言进行数字电路的设计，并进行仿真。

4. 理解逻辑综合的概念，具备初步的数字集成电路设计能力。

*教学内容、进度安排及要求

(Class Schedule

&Requirements)

*考核方式

(Grading)

40%平时成绩（包括平时表现、作业和实验报告）+60%期末考试

最终成绩由平时作业、课堂表现、小组大作业、结业考试成绩组合而成。各部分所占比例如下：

平时作业和上课参与程度：10%。主要考核对知识点的掌握程度、口头及文字表达能力。作业、小组大作业及报告：30%。主要考核分析解决问题、动手实践能力、文字表达等方面的能力。期末考试：60%。

*教材或参考资料

(Textbooks & Other Materials)

教材：M.Morris Mano, " Digital Design " 3rd edition, 高等教育出版社(第四版影印版）

参考数目：

《数字电子技术基础》，阎石，第四版，清华大学电子学教研组编，高等教育出版社，1997

《Verilog HDL高级数字设计 Advanced Digital Design with the Verilog HDL》，Michael D.Ciletti Prentice Hall/Perason翻译：张雅绮、李锵、电子工业出版社，2005.1

《Verilog HDL描述语言 A verilog HDL Primer》，J.Bhasker著/徐振林等译机械工业出版社，2000.7

《Verilog 数字系统设计教程》，夏宇闻，北京航空航天出版社，2003.7

《精通Verilog HDL IC设计核心技术实例详解》, 简弘伦，电子工业出版社，2005.10

其它

（More）

备注

（Notes）